Spartan-6 FPGA将定制配置数据存储在SRAM型内部锁存器中。配置位数取决于设备大小和用户设计实现选项，在3Mb和33Mb之间。配置存储器是易失性的，并且必须在FPGA通电时重新加载。也可以随时通过拉动PROGRAM_B引脚低。有几种加载配置的方法和数据格式可用。位串行配置可以是FPGA生成配置时钟(CCLK)信号的主串行模式，其中外部配置数据源也为FPGA计时。对于字节宽配置，主SelectMAP模式生成CCLK信号，而从SelectMAP模式接收8和16位宽传输。在主串行模式中，位流的开始可以选择将时钟源切换到外部时钟，其可以比内部时钟更快或更精确。可用的JTAG引脚使用边界扫描用于加载位串行配置数据的协议。