技术参数

特征
•快速零功率（FZP）设计技术提供超低功率和超高速
-25°C时17至18μA的典型待机电流
•创新型CoolRunner™ XPLA3架构将高速与极致灵活性相结合
•基于业界首个TotalCMOS PLD-两者CMOS设计和工艺技术
•先进的0.35μ五层金属EEPROM工艺
-保证1000个擦除/编程周期
-20年数据保留保证
•使用JTAG IEEE的3V系统内可编程（ISP）1149.1接口
-全边界扫描测试（IEEE 1149.1）
-快速编程时间
•支持复杂异步计时
-16个产品项时钟和4个本地控制项每个功能块的时钟
-四个全局时钟和一个通用控制项每个设备的时钟
•在设计更改过程中保持出色的销

•可提供商业级和扩展电压（2.7V至3.6V）工业级
•5V耐受I/O引脚
•输入寄存器设置时间为2.5 ns
•单程逻辑可扩展到48个产品术语
•5.0 ns的高速引脚对引脚延迟
•每个输出的回转率控制
•100%可路由
•安全位防止未经授权的访问
•支持热插拔功能
•使用Xilinx或行业进行设计输入/验证标准CAE工具
•创新的控制期限结构提供：
-异步宏单元计时
-异步宏单元寄存器预设/重置
-每个宏单元的时钟启用控制
•每个功能块四个输出启用控制
•用于合成优化的折返NAND
•通用3状态，便于“钉床”测试
•可提供芯片级BGA、Fineline BGA和QFP包装。

系列概述
CoolRunner XPLA3（扩展可编程逻辑阵列）系列CPLD针对低功耗系统包括便携式、手持和电源敏感型应用程序-阳离子。CoolRunner XPLA3系列的每个成员包括快速零功率（FZP）设计技术结合了低功率和高速。采用这种设计技术-nique，CoolRunner XPLA3系列提供了真正的引脚对引脚速度为5.0ns，同时提供功率待机时小于56μW，无需“涡轮比特”或其他断电方案。通过更换用于实现的常规读出放大器方法产品术语（PLD中使用的一种技术自双极时代以来）与纯CMOS级联链门，动态功率也大大低于任何其他CPLD。CoolRunner设备是唯一的TotalC-MOS PLD，因为它们同时使用CMOS工艺技术以及获得专利的全CMOS FZP设计技术。这个FZP设计技术结合了快速非易失性存储器采用超低功耗SRAM阴影存储器的电池业界功率最低的3.3V CPLD系列。CoolRunner XPLA3系列采用全PLA结构用于功能块内的逻辑分配。解放军提供最大的灵活性和逻辑密度，具有优异的引脚锁定-同时保持确定性定时。CoolRunner XPLA3 CPLD由支持Xilinx®网络包™ 软件和行业标准CAE工具（Mentor、Cadence/OrCAD、示例逻辑、Synopsys、，使用带有ABEL的HDL编辑器，VHDL、Verilog和/或原理图捕获设计条目。设计验证使用行业标准模拟器功能和时序仿真。支持开发在多台个人计算机（PC）、Sun和HP平台上-形式。CoolRunner XPLA3系列功能还包括行业标准，IEEE 1149.1，JTAG接口哪个边界扫描测试，系统内编程（ISP）和设备的重新编程。这个CoolRunner XPLA3 CPLD可电重编程使用行业标准的设备编程器。