技术参数

特征
•用于配置的系统内可编程PROMXilinx®FPGA
•低功耗高级CMOS NOR闪存工艺
•20000个编程/擦除周期的耐久性
•在全工业温度范围内运行（-40°C至+85°C）
•IEEE标准1149.1/1532边界扫描（JTAG）支持编程、原型制作和测试
•标准FPGA的JTAG命令启动
配置
•可级联存储更长或多个比特流
•专用边界扫描（JTAG）I/O电源（V CCJ）
•I/O引脚与以下电压电平兼容1.8V至3.3V
•使用Xilinx ISE®联盟和地基™ 软件包

•XCF01S/XCF02S/XCF04S
•3.3V电源电压
•串行FPGA配置接口
•可提供小占地面积VO20和VOG20包装
•XCF08P/XCF16P/XCF32P
•1.8V电源电压
•串行或并行FPGA配置接口
•提供小占地VOG48、FS48和FSG48包
•设计修订技术支持存储和访问的多个设计修订配置
•与Xilinx兼容的内置数据解压缩器高级压缩技术

描述
Xilinx推出系统内的Platform Flash系列可编程配置PROM。在中提供这些PROM提供了一种易于使用的，具有成本效益且可重新编程的方法Xilinx FPGA配置比特流。平台闪存PROM系列包括3.3V XCFxxS PROM和1.8V XCFxxP PROM。XCFxxS版本包括支持主串行的4 Mb、2 Mb和1 Mb PROM以及从串行FPGA配置模式。XCFxxP版本包括32 Mb、16 Mb和8 Mb PROM，主SelectMAP和从SelectMAP FPGA配置模式。当从稳定的外部时钟驱动时，PROM可以以敢达33MHz的速率输出数据。参见“交流电气特性”，第16页，了解时间因素。Platform Flash PROM系列成员摘要并且支持的特征如表1所示。

当FPGA处于主串行模式时，它生成驱动PROM的配置时钟。对于CF高启用CE和OE后的短访问时间，数据可在连接到的PROM DATA（D0）引脚上使用FPGA DIN引脚。短时间访问即可获得新数据每个上升时钟沿之后的时间。FPGA生成适当数量的时钟脉冲以完成配置当FPGA处于从串行模式时，PROM和FPGA均由外部时钟源计时，或可选地，仅对于XCFxxP PROM，PROM可以是用于驱动FPGA的配置时钟。XCFxxP版本的Platform Flash PROM也支持主SelectMAP和从SelectMAP（或从并行）FPGA配置模式。当FPGA在主SelectMAP模式下，FPGA生成驱动PROM的配置时钟。当FPGA处于从属SelectMAP模式，或者是外部振荡器生成驱动PROM的配置时钟FPGA或可选的XCFxxP PROM可用于驱动FPGA的配置时钟。BUSY Low和CF高，启用CE和OE后，数据在PROM DATA（D0-D7）引脚。新数据可用在每个上升时钟沿之后的短存取时间。数据是在CCLK。可在从机中使用自由运行振荡器并行/从机选择MAP模式。XCFxxP版本的Platform Flash PROM提供其他高级功能。内置数据解压缩器支持利用压缩的PROM文件修订允许存储多个设计修订单个PROM或跨多个PROM存储。用于设计修正、外部引脚或内部控制位用于选择激活的设计修订。多个Platform Flash PROM设备可以级联到支持以下情况下所需的较大配置文件针对更大的FPGA设备或针对多个FPGA黛西用链子拴在一起。当使用高级XCFxxP平台闪存PROM的功能，例如设计修订，跨越级联的编程文件只能为级联链创建PROM设备仅包含XCFxxP PROM。如果高级XCFxxP未启用功能，则级联链可以包括XCFxxP和XCFxxS PROM。