Xilinx推出XC18V00系列嵌入式系统可编程配置PROM。中的设备这个3.3V系列包括4兆比特、2兆比特、1兆位和512千位PROM，为重新编程和存储提供了一种简单易用、经济高效的方法Xilinx FPGA配置位流。当FPGA处于主串行模式时，它会生成驱动PROM的配置时钟。一条捷径CE和OE启用后的时间连接到FPGA DIN的PROM DATA（D0）引脚大头针新数据在每次访问后的短时间内可用时钟上升沿。FPGA生成适当的完成配置的时钟脉冲数。什么时候FPGA处于从串行模式，PROM和FPGA由外部时钟计时。当FPGA处于Master SelectMAP模式时生成驱动PROM的配置时钟。什么时候FPGA处于从属并行或从属SelectMAP模式外部振荡器生成配置时钟驱动PROM和FPGA。CE和OE之后启用，PROM的data（D0-D7）上有数据可用引脚。新数据在每次访问后的短时间内可用时钟上升沿。数据在跟随CCLK的上升沿。自由运行振荡器可以在从属并行或从属选择MAP模式中使用。使用CEO输出可以级联多个设备以驱动以下设备的CE输入。时钟该链中所有PROM的输入和DATA输出为互连。所有设备都兼容，可以与家族的其他成员或XC17V00一次性可编程串行PROM系列。