XC1700系列配置PROM提供存储大型Xilinx的易用、经济高效的方法FPGA配置位流。见图1简化框图。当FPGA处于主串行模式时，它会生成驱动PROM的配置时钟。一条捷径时钟上升沿之后的时间，数据出现在PROM上连接到FPGA DIN引脚的DATA输出引脚。这个FPGA产生适当数量的时钟脉冲完成配置。配置后，它将禁用正式舞会。当FPGA处于从串行模式时，PROM并且FPGA都必须由输入信号计时。可以使用CEO连接多个设备输出以驱动以下设备的CE输入。这个时钟输入和数据输出链是相互连接的。所有设备都兼容可以与家族的其他成员级联。对于设备编程，Xilinx Alliance或Foundation软件将FPGA设计文件编译为标准十六进制格式，然后将其转换为商业PROM程序员。