在 ASIC 或 SoC 可用之前，
实现早期软件集成和固件开发

基于 FPGA 的原型设计是在一个包含一个或多个 FPGA 的平台上实现／综合 ASIC RTL 的过程。原型设计在流片之前完成，作为芯片前系统验证流程的一部分，但也可用于软件开发的后期流片。此外，原型设计平台还包括与目标 ASIC 一起使用的外设及内存的接口。

硬件验证和 SW/FW 开发是 SoC 设计成本的主导因素。在流片之前，原型设计过程中的软硬件协同验证允许开发人员在真实部件供货之前，启动软件，实现自定义特性。此外，使用 Xilinx Vivado® 设计套件，还可协同优化设计流程，其不仅可降低成本和流片风险，而且还可提高效率，缩短上市时间。

对于基于 FPGA 的原型设计，Xilinx 解决方案：

• 可提供高性能 FPGA，加速目标设计的验证
• 减少了板级空间的要求和复杂性
• 实现灵活 I/O，创建邻接器件
• 实现高级调试、仿真加速和交互式设计微调