ASIC 和 SoC 仿真的突破性性能与集成

硬件仿真是对开发中的系统进行调试和功能验证的过程。综合硬件功能验证对于降低开发成本和缩短上市进程至关重要。处理设计修改时，仿真可提供快速启动和快速周转时间。此外，仿真还可提供高度的设计可访问性及调试可见性，这样，ASIC 设计人员就可在流片前发现潜在的硬件故障。随着软件复杂性和成本的急剧上升，早期的硬件验证对于降低风险和加速系统开发至关重要。

为了最大限度提高系统性能并使用仿真器实现可预测的更快设计周期，Xilinx提供了最全面的设计方法和设计开发平台。 Vivado 设计套件向仿真类系统设计人员提供了业界一流的开发体验。这是 Xilinx 第三代仿真类工具、IP 及设计流程。

对于仿真平台，Xilinx 解决方案：

• 有助于大型设计消除在许多情况下对多芯片分区的需求
• 通过提供快速的布局和路由来降低大型 ASIC 和 ASSP 设计的开发风险
• 降低系统级功耗
• 通过 ASIC 类时钟及路由架构实现高利用率
• 实现高级调试与仿真加速